几十亿小晶体管怎么塞进一块小芯片里？

前言：内存是PC配件中结构最简单的部分之一，但在BIOS中调整却是最具挑战性的环节之一。许多玩家在超频时都遇到了内存的瓶颈问题。不论内存的技术未来如何进步，其原理和时序结构都不会轻易改变。本文将重点介绍DRAM的基本原理和时序，以期对内存设置和XMP制作有所帮助。

一、DRAM基本构成

内存主要由DRAM（动态随机存储器）芯片组成。DRAM的内部结构可以说是PC芯片中最简单的，由许多重复的“单元”——cell构成，每一个cell由一个电容和一个晶体管（通常是N沟道MOSFET）组成。电容用于储存1bit数据量，通过充放电后电荷的多少（电势高低）来表示二进制数据0和1。由于电容存在漏电现象，必须经常进行充电以保持电势，这个充电动作称为刷新。动态存储有刷新特性。MOSFET则作为控制电容充放电的开关。由于结构简单，DRAM可以实现面积很小、存储容量很大的特点。

二、内存地址

内存中的cell按矩阵形式排列，每一行和每一列都有对应的行地址线路（word line）和列地址线路（bit line）。每个具体的cell就连接在这样的行地址线路和列地址线路上，对应一个唯一的行号和列号。组合行号和列号即可得到内存的地址。

上图展示了Thaiphoon Burner的一个SPD dump，每个地址是一个字节。我们可以假设这些数据只有一个bit，将其视为一个简单的内存地址表。左边是行地址，上方是列地址。例如要找到第七行、倒数第二列（地址为7E）的数据，它只有一个对应的值：FD。在内存的cell中，它的值只能是0或者1。

（以下是关于寻址和数据操作的详细解释）

三、MOSFET的控制原理——水库模型解释

为了理解MOSFET的控制原理，我们借助水库模型进行说明。MOSFET有三个电极：源极（Source）、漏极（Drain）和栅极（Gate）。其中S为源极，连接电容；D为漏极，连接列地址线路并接到数据IO；G为栅极，控制电荷流出的阀门，连接行地址线路。电容充电后电势会改变，源极的电势跟着改变，与漏极形成电势差。栅极的电势决定了有多少电荷可以从源极流入漏极。

在水库模型中，左边的水池代表电容，当阀门（MOSFET的栅极）关闭时，左边的水不会流向右边。当阀门打开时，左边的水就可以流向右边，阀门的高度决定了多少水可以右边的水道中。同理，如果右边，阀门打开也可以流向左边。因此在这个模型中，电容充当了左边的水池，而MOSFET的栅极充当了阀门，列地址线路和IO则充当了右边的水道。

四、数据的储存与操作

在实际操作中，数据的储存主要基于对电容中电势的保持操作。MOSFET栅极电势为0V时，电容的电荷不会流出，以此储存数据。我们以2.5V作为参考分界线，电容电势低于2.5V时表示数据0，电势高于2.5V时表示数据1。然而由于电容会自然漏电，电子数量会逐渐减少，电势逐渐升高，可能导致数据出错。因此必须定期打开MOSFET往电容中充电以保持电势，这就是所谓的刷新操作。

（以下是关于数据写入和读取的详细解释）

内存的构造虽然简单但背后的原理复杂且需要细致的调整。希望本文能帮助读者更好地理解内存设置和XMP制作的相关知识。至于CPU与内存之间的读写操作等更高级的话题，不在本文的讨论范围内。